

Master Ingénierie **E**lectrique et **S**ystèmes **E**mbarqués
IESE

Cours
Circuits Logiques Programmables
PLD

Mouhcine RAZI
mouhcine.razi@usmba.ac.ma


Année universitaire
2025/2026



Plan

- Circuits numériques
- Présentation de la logique programmée
- Les familles de PLDs
- Opérateurs génériques
- Technologies
- Les PLAs
- Les CPLDs
- Les FPGAs
- Développement des CPLDs et FPGAs

Introduction



Nous nous intéresserons aux circuits à **architecture programmable** à faible temps de développement.



Introduction

Tous ceux qui s'intéressent à la conception de circuits numériques doivent avoir des notions précises sur les différentes technologies et produits qui existent.

L'objectif de ce cours est de donner des informations sur les circuits programmables (PLD, acronyme de *Programmable Logic Device*).

Ces produits sont fabriqués par des fondeurs de silicium qui sont des entreprises fabriquant des circuits intégrés.

Présentation de la logique programmée


Une **fonction logique** est définie par les interconnexions entre des opérateurs **combinatoires** et des **bascules**, et par les **équations** des opérateurs combinatoires.

Ce qui est programmable dans un circuit c'est les interconnexions et les opérateurs combinatoires.

Donc un **circuit programmable** est un assemblage d'opérateurs logiques combinatoires et de bascules, présentes **physiquement** sur le circuit, dans lequel la fonction réalisée n'est pas fixée lors de la fabrication.

Les familles de PLD

La catégorie des circuits programmables qu'ils soient effaçables ou non se décline en 4 familles, comme on peut le voir sur la figure suivante:



Famille des circuits programmables

Les familles de PLD

➤ **PLA** (Programmable Logic Array), c'est un réseau logique programmable. La programmation de ces circuits s'effectue par destruction de fusibles. Une fois programmés on ne peut plus les effacer.

On distingue deux sous familles:

- ✓ **Les PLA combinatoires** ou PAL simples. Ils sont constitués de fonctions de logique combinatoire.
- ✓ **Les PLA à registres** ou FPLS (Field Programmable Logic Sequencer) pour séquenceur logique programmable. Ils sont constitués de logique combinatoire et séquentielle (Registre).

Les familles de PLD

- **EPLD** (Erasable Programmable Logic Device), c'est un circuit logique programmable et effaçable par UV ou électriquement.
- **GAL** (Generic Array Logic) ou encore réseau logique générique. Leur fonctionnement est identique aux EPLD, ils sont **programmables** et **effaçables électriquement**.
- **CPLD** (Complex Programmable Logic Device) : Ces circuits sont composés de **plusieurs PLAs** élémentaires reliés entre eux par une zone d'interconnexion.
- **Les FPGA** (Field Programmable Gate Array) permettent une plus grande intégration de portes, la programmation des connexions s'effectue par fermeture de circuits.

Grâce à l'architecture des FPGA, on peut atteindre des vitesses de fonctionnement élevées.

NB: Cette classification se justifie par l'architecture interne de ces circuits



Opérateurs génériques

- Réseaux Logique Programmables
- Multiplexeurs
- Porte XOR
- Les bascules

Opérateurs génériques



1) Réseaux Logique Programmables:

N'importe quelle fonction peut être codée par une somme de produit, par un produit de somme ou un mélange des deux.

On peut en déduire une structure de circuits, appelé **matrice PLA**.


La figure suivante représente une matrice PLA à 4 entrées et 4 sorties :

Opérateurs génériques



Opérateurs génériques


Le principe de réalisation des fonctions de la matrice ET et de OU est le suivant :



Chaque **croix** représente une connexion programmable (un fusible).

Opérateurs génériques

a) PLA simple:



Structure simplifiée d'un PLA (2 entrées et 1 sortie)


La programmation du circuit consiste à supprimer certaines des connexions marquées d'une croix.

Le schéma permet de réaliser des fonctions booléenne $s(e1, e2)$, de deux variables binaires $e1$ et $e2$.

Opérateurs génériques

b) PAL réalisant un XOR:

Représentation de la structure interne de l'opérateur XOR d'un PLA




Les croix représentent les fusibles **intacts**.

Opérateurs génériques

Le plus simple des PLDs, un **16L8** par exemple, utilise des opérateurs ET à 32 entrées et des opérateurs OU à 8 entrées. Un schéma tel que celui des figures précédentes deviendrait illisible.


Pour éviter cet écueil, les notices de circuits utilisent des symboles simplifiés, pour représenter les réseaux logiques programmables:



symbole d'un PLA 2×4

Opérateurs génériques


Le schéma de l'opérateur XOR devient:



Opérateurs génériques

2) Multiplexeurs:

Le multiplexeur permet également de coder une fonction combinatoire :




Multiplexeur élémentaire

```
si sel = '0'      s ← in0 ;  
si non (sel = '1') s ← in1 ;
```

Opérateurs génériques

On peut décrire la fonction XOR sous forme algorithmique :

```
si e1 = '0'      e1 ⊕ e2 ← e2 ;  
si non (e1 = '1') e1 ⊕ e2 ←  $\overline{e2}$  ;
```




ou exclusif réalisé par un multiplexeur

Donc un multiplexeur est un opérateur générique.

Opérateurs génériques

3) Porte XOR:

De nombreuses familles de circuits programmables disposent, en plus des **PLAs**, d'opérateurs **XOR** pour faciliter la réalisation des fonctions arithmétiques.




Opérateurs génériques

4) Bascules:

Les circuits programmables actuels offrent tous la possibilité de créer des fonctions séquentielles, synchrones dans leur immense majorité.

les trois types fondamentaux de bascules:



Les optimiseurs déterminent automatiquement le type de bascule le mieux adapté à l'application.

Les différentes technologies de PLD

Le premier choix d'un circuit programmable dépend de la technologie utilisée pour matérialiser les interconnexions:


- ✓ maintien (ou non) de la fonction programmée en l'absence d'alimentation,
- ✓ possibilité (ou non) de modifier la fonction programmée,
- ✓ nécessité (ou non) d'utiliser un programmeur.

Les différentes technologies de PLD

1) Fusibles:

On ne la rencontre plus que dans quelques circuits de faible densité, de conception ancienne.

Lors de la programmation, le circuit est placé dans un mode, dans lequel des impulsions de courant sont aiguillées successivement vers les fusibles à détruire.



PLD élémentaire à fusibles

Les différentes technologies de PLD

Pour programmer un circuit, il faut transférer dans le programmeur une **table des fusibles** qui indique par un chiffre binaire l'état de chaque fusible. Cette table est généralement transférée entre le système de CAO et le programmeur sous forme d'un fichier au format normalisé: le format **JEDEC**.

L'exemple suivant présente l'implémentation d'un compteur binaire 10 bits dans un circuit de type **22V10** :

Les différentes technologies de PLD

Inconvénients :

La programmation détruit plus de fusibles. Cela se traduit par une mauvaise utilisation du silicium, un temps de programmation de quelques secondes et des contraintes thermiques sévères imposées au circuit lors de l'opération.

Cette technologie n'est donc pas généralisable à des circuits dépassant quelques centaines de portes équivalentes.


Les différentes technologies de PLD

2) MOS à grille flottante:

Les fusibles sont remplacés par des transistors à grille isolée (technologie FLASH).

Les cellules à transistor MOS à grille flottante sont des cellules reprogrammables.

Le principe consiste à piéger ou non (à l'aide d'une tension supérieure à la tension d'alimentation) des électrons dans la grille.



Les différentes technologies de PLD

3) Anti-fusibles:

On les appelle aussi OTP (*One Time Programmable*). Ces circuits sont à usage unique, car la programmation est irréversible et destructrice.


La technologie utilise ce qu'on appelle des anti-fusibles car ils fonctionnent à l'inverse d'un fusible. Ils sont isolants quand ils sont intacts et conducteurs une fois détruits.

Le principe de l'anti-fusible est représenté sur la Figure suivante:



Architectures des PLAs

La structure de base comprend un circuit PLA dont seule la matrice ET est programmable.




Structure d'une PLD

La partie nommée OLMC (Output Logic Macro Cell) sur la figure peut être:

- Combinatoire
- Séquentielle
- Versatile

Architectures des PLAs

- Combinatoire : une simple connexion relie la sortie de porte OU à l'entrée du buffer de sortie, dont la sortie est réinjectée sur le réseau programmable.




Architectures des PLAs

- Séquentielle: le bloc OLMC étant alors une simple bascule D ;

Il existe trois types:


R (Register):



Architectures des PLAs

Séquentielle:


X (Register XOR):



Architectures des PLAs


Séquentielle:

RA (Register Asynchron):



Architectures des PLAs

- **Versatile**: il est possible par programmation de choisir entre les deux configurations précédentes.



Macrocellule configurable




Figure 9.19 – Schéma d'une macrocell

Architectures des PLAs

Désignation:

Elle est de la forme : **PAL EE T SS**

où **EE** représente le nombre d'entrées,

SS le nombre de sorties

et **T** le type du PAL

exemple : PAL 22V10.






Schéma interne d'un PAL 22V10 de AMD

Architectures des PLAs

Structure et symbole:



Structure générale




Symbolisation normalisée


Les CPLDs (Complex Programmable Logic Device)

Structure générale d'un CPLD:

- Ces circuits ont une capacité en nombre de portes et en possibilités de configuration très supérieure à celle des PALs.
- Les CPLD regroupent plusieurs PAL dans un même circuit. Ces PAL sont reliés par une matrice d'interconnexion programmable.




Architecture des CPLD



Les FPGAs (Fields Programmable Gate Array)


- Les **FPGA** ont une architecture totalement différente. Ils sont constitués d'un ensemble de cellules programmables plus ou moins complexes, reliées entre elles. Ces connexions sont également programmables.
- La puissance de ces circuits est telle qu'ils peuvent être composés de plusieurs milliers voire millions de portes logiques et de bascules structurés sous forme de matrices.
- Les dernières générations de FPGA intègrent même le **microprocesseur** et la mémoire **RAM**.



Architecture générale des FPGA

Les FPGAs

Structure d'un circuit FPGA :



Structure d'un circuit FPGA

Les FPGAs

Microprocesseur:

La présence d'un processeur est indispensable pour ordonnancer les commandes reçues par le FPGA.

Habituellement, ce processeur se trouve à l'extérieur du FPGA, mais des constructeurs ont intégré ces systèmes directement dans le FPGA. Il s'agit de processeur « **soft-core** » on parle aussi de système sur puce programmable (SoPC).

Il communique avec le FPGA grâce au langage de description matérielle VHDL. Ce processeur est donc reconfigurable pouvant ainsi s'adapter aux contraintes de chaque utilisation.

Les deux plus grands constructeurs de FPGA sont [Xilinx](#) et [Altera](#).




Développement des CPLDs et FPGAs


La description du fonctionnement des circuits peut se faire de plusieurs façons, soit :

- Par un **schéma** à base de fonctions logique élémentaires (Portes, bascules, compteurs, registres à décalages).
- En utilisant un langage de description matériel ***HDL*** (***Hardware Description Language***).
- Par l'utilisation de graphes d'états(**FSM** : **F**low **S**tates **M**achines)

Développement des CPLDs et FPGAs



Développement des CPLDs et FPGAs






Avantages des FPGAs

- La possibilité de modifier le programme générique de base afin de le rendre spécifique au circuit utilisé. Une solution de validation utilisant le FPGA peut alors convenir à beaucoup de projets et donc diffusée à plusieurs équipes.
- Une réutilisation pour d'autres projets.
- Une reprogrammation quasi-instantanée du circuit.

DE2-115 Board



Bloc Diagramme de DE2-115

